Questões de Concurso – Aprova Concursos

376)

Q135521 - ESAF - 2012 - CGU - Analista de Finanças e Controle - Infraestrutura de TI

É vantagem da arquitetura de camadas:

a) vincular as funções do sistema operacional a diferentes níveis de pontos de acesso.
b) isolar as funções do sistema operacional e criar uma hierarquia de níveis de modos de acesso.
c) isolar os meios de armazenamento do sistema operacional e criar uma hierarquia de níveis de modos de compartilhamento.
d) isolar as funções da hierarquia dos modos de compilação e hierarquizar as funções do sistema operacional.
e) isolar as camadas do sistema operacional pertinentes a determinados níveis de modos de verificação.

377)

Q135522 - ESAF - 2012 - CGU - Analista de Finanças e Controle - Infraestrutura de TI

O código executável de um processador CISC

a) é interpretado por microprogramas durante sua compilação, gerando microinstruções, que são interpretadas pelo hardware.
b) é armazenado durante sua interpretação, gerando comandos na linguagem fonte, que são executados pelo hardware.
c) é interpretado por microprogramas anteriormente à sua execução, gerando instruções compiláveis, que são executadas pelo software de execução.
d) é interpretado por microprogramas durante sua execução, gerando microinstruções, que são executadas pelo hardware.
e) gera microprogramas após sua execução, decorrentes de peculiaridades operacionais do hardware.

378)

Q135523 - ESAF - 2012 - CGU - Analista de Finanças e Controle - Infraestrutura de TI

São registradores utilizados em operações com a memória principal

a) MATR (memory address transfer register). MRR (memory retrieve register).
b) MAR (memory address register). MBR (memory buffer register).
c) MAR (memory actual record). MBBR (memory buffer branch register).
d) MRA (memory register assign). MBAR (memory buffer access register).
e) MAR (memory adjust register). MVLR (memory virtual linkage register).

379)

Q4234 - FCC - 2012 - TRE-SP - Analista Judiciário - Análise de Sistemas

Analise o texto:

Na compilação, a análise consiste em três fases. Em uma das fases, os caracteres ou tokens são agrupados hierarquicamente em coleções aninhadas com significado coletivo. Essa fase envolve o agrupamento dos tokens do programa fonte em frases gramaticais, que são usadas pelo compilador, a fim de sintetizar a saída. Usualmente, as frases gramaticais do programa fonte são representadas por uma árvore gramatical.

A fase citada no texto é conhecida como análise

a) sintática.
b) semântica.
c) léxica.
d) binária.
e) linear.

380)

Q36786 - ESAF - 2010 - CVM - Analista de TIC - Infraestrutura - prova 2

Nas questões de n. 2 a 9, assinale a opção correta.

a) A conversão da representação física das instruções para código lógico é feita pelo Gerador.
b) O compilador é responsável por gerar um programa em linguagem de máquina não executável, a partir de um programa escrito em uma linguagem de alto nível.
c) A conversão da representação simbólica das instruções para código criptografado é feita pelo Registrador.
d) O compilador é responsável por gerar um programa em linguagem de alto nível não executável, a partir de um programa escrito em uma linguagem de máquina executável.
e) O cointerpretador é responsável por gerar um programa em linguagem de máquina não interpretável, a partir de um programa escrito em uma linguagem de usuário.

381)

Q36453 - ESAF - 2010 - CVM - Analista de Sistemas - prova 2

Assinale a opção correta relativa a sistemas fortemente acoplados.

a) Podem ser divididos em SMS (Symmetric Multisystems) e NUMM (Non-uni? ed Memory Machines).
b) Podem ser divididos em SSM (Symbolic Speci? ed Memories) e NMAM (Non-matched Accessible Material).
c) Existem vários processadores compartilhando uma única memória física e dispositivos de entrada/saída sendo gerenciados por apenas um sistema operacional.
d) Existem várias memórias físicas compartilhando um único processador e dispositivos de entrada/ saída sendo gerenciados por múltiplos sistemas operacionais.
e) Podem ser divididos em SSP (Symmetric Synchronized Processors) e HUNA (Highly Updated Network Accounts).

382)

Q36787 - ESAF - 2010 - CVM - Analista de TIC - Infraestrutura - prova 2

Nas questões de n. 2 a 9, assinale a opção correta

a) A técnica Pipelining permite ao processador executar múltiplas instruções paralelamente em estágios diferentes.
b) São componentes de uma Arquitetura Pipelining: Unidade de Entrada de Instrução, Organizador de Instruções, Unidade de Saída de Instrução, Unidade Provedora de Acesso.
c) A técnica Pipelengthing permite ao processador executar múltiplas instruções paralelamente em diferentes dimensões.
d) São estágios de uma Arquitetura Pipetunning:Unidade de Busca da Informação, Analisador da Instrução, Unidade de Busca de Casos, Unidade de Execução da Instrução.
e) São estágios de uma Memória Pipelining: Unidade Principal, Unidade Secundária, Unidade de Busca dos Dados, Unidade Virtual.

383)

Q36788 - ESAF - 2010 - CVM - Analista de TIC - Infraestrutura - prova 2

Nas questões de n. 2 a 9, assinale a opção correta.

a) Thrashing é a excessiva transferência de páginas/segmentos entre a memória principal e a memória secundária.
b) Upload consiste em integrar o programa segundo seus módulos, utilizando uma mesma área de memória principal e secundária.
c) Overlap consiste em dividir o programa em unidades gráficas, de forma que seja possível a execução independente de cada módulo, utilizando uma mesma área de memória secundária.
d) Turning é a excessiva transferência de layouts entre a memória principal e a memória secundária.
e) Updating é a excessiva transferência de páginas/segmentos entre a memória secundária e a memória virtual.

384)

Q36790 - ESAF - 2010 - CVM - Analista de TIC - Infraestrutura - prova 2

Nas questões de n. 2 a 9, assinale a opção correta.

a) Os registradores são softwares com a função principal de registrar dados permanentes.
b) A sincronização de todas as funções do processador é realizada através de um sinal de clock.
c) A sincronização de todas as funções do processador e dos periféricos é realizada através de um sinal de syncronize.
d) A sincronização de todas as funções do processador é realizada através de comandos do usuário.
e) Os espaçadores são dispositivos com a função principal de armazenar comandos temporariamente.

385)

Q36448 - ESAF - 2010 - CVM - Analista de Sistemas - prova 2

Assinale a opção correta relativa a características das arquiteturas RISC e CISC.

a) CISC: instruções executadas pelo hardware. Instruções em diversos formatos. Instruções com poucos modos de endereçamento. Pouco uso da técnica de pipelining.
b) RISC: muitas instruções. Instruções executadas pelo hardware. Instruções com formato
?xo. Instruções utilizam múltiplos ciclos. Arquitetura com poucos registradores.
c) RISC: poucas instruções. Instruções executadas pelo hardware. Instruções com diversos formatos. Arquitetura com poucos registradores. Pouco uso da técnica de pipelining.
d) CISC: instruções executadas por microcódigo. Instruções com formato ?xo. Instruções com diversos modos de endereçamento. Arquitetura pipelining.
e) RISC: poucas instruções. Instruções executadas pelo hardware. Instruções com formato
?xo. Instruções utilizam poucos ciclos de máquina. Arquitetura com muitos registradores.

386)

Q36450 - ESAF - 2010 - CVM - Analista de Sistemas - prova 2

Quanto a registradores de uso especí?co, é correto a?rmar que

a) o apontador de pilha (AP) ou stack pointer (SP) contém o endereço de memória do topo da pilha.
b) o registrador de status é responsável por armazenar informações sobre as camadas de usuários.
c) o program status word (PSW) é responsável por armazenar informações sobre a ocorrência de keyword? ows.
d) o bug pointer (BP) contém o endereço de memória da base da pilha de barramentos.
e) o registrador de instruções é responsável por armazenar informações sobre status dos programas.

387)

Q36784 - ESAF - 2010 - CVM - Analista de TIC - Infraestrutura - prova 2

Nas questões de n. 2 a 9, assinale a opção correta.

a) Tempo de runover é o tempo total que um processador gasta para instalar um programa aplicativo.
b) No nivelamento preemptivo, quando um processo está em execução, nenhum evento externo pode ocasionar a perda do uso do processador.
c) No escalonamento não-preemptivo, quando um processo está em execução, nenhum evento externo pode ocasionar a perda do uso do processador.
d) Tempo de makearound é o tempo total que um processador gasta desde sua criação até seu término.
e) No escalonamento não-preventivo, quando um usuário executa um programa, nenhuma entidade externa pode ocasionar a perda do desempenho do programador.

388)

Q36789 - ESAF - 2010 - CVM - Analista de TIC - Infraestrutura - prova 2

Nas questões de n. 2 a 9, assinale a opção correta.

a) O barramento é um meio de programação compartilhada que permite a programação com unidades funcionais de um sistema monousuário.
b) O ponto-a-ponto é um meio de comunicação compartilhada que permite a verificação das saídas e entradas funcionais de um sistema aplicativo.
c) São tipos de barramentos: processador- memória, de E/S, de backplane.
d) São topologias de barrramentos: processador-máquina, de E/S, de batch.
e) São tipos de barramentos: homem-máquina, de E/S, de backup.

389)

Q36791 - ESAF - 2010 - CVM - Analista de TIC - Infraestrutura - prova 2

Nas questões de n. 2 a 9, assinale a opção correta.

a) Um computador possui, aproximadamente, 250 microinstruções básicas, que são executadas por sensores eletrônicos.
b) Os microprogramas de armazenamento definem a linguagem fonte de um computador CISC.
c) Os microcircuitos definem a linguagem de máquina de instruções CISC em um programa RISC.
d) Um computador depende de, aproximadamente, 25 memórias básicas, que são inte- gradas por circuitos eletrônicos.
e) Os microprogramas definem a linguagem de máquina de um computador CISC.

390)

Q36449 - ESAF - 2010 - CVM - Analista de Sistemas - prova 2

Assinale a opção correta.

a) A hierarquização da memória cache em múltiplos níveis prejudica seu desempenho.
b) A localidade é a tendência do processador, ao longo da execução de um programa, referenciar instruções e dados na memória secundária localizados em endereços próximos.
c) A localidade é o endereço de um programa que referencia instruções e ?uxos na memória principal.
d) A memória cache é uma memória volátil de menor velocidade e com grande capacidade de armazenamento.
e) A memória cache é uma memória volátil de alta velocidade, porém com pequena capacidade de armazenamento.

Questões de Concurso – Aprova Concursos

Milhares de questões com o conteúdo atualizado para você praticar e chegar ao dia da prova preparado!